PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-199753

(43) Date of publication of application: 31.07.1997

(51)Int.CI.

H01L 31/107

(21)Application number: 08-008451

(71)Applicant : NEC CORP

(22)Date of filing:


22.01.1996

(72)Inventor: WATANABE ISAO

(54) SUPER-LATTICE AVALANCHE PHOTODIODE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a planer type super-lattice avalanche photodiode with reliability, low dark current, and high responsibility, by forming a second conductive semiconductor field relaxation layer and a second conductive optical absorption layer and changing both these layers or only the second conductive-type optical absorption layer selectively into first selectively conductive type or high resistance type. SOLUTION: A light absorption doubling separation-type super-lattice APD has a first conductive-type or high-resistance-type region 19, obtained by selective treatment for a second conductive semiconductor field relaxation layer 14 and a second conductive optical absorption layer 15, in an outer boundary part of a light



receiving region 19. A first conductive semiconductor cap layer 16 and a first conductive contact layer 17 have a region 1001 limited by the light receiving region 19. The first conductive- or high resistance-type optical absorption layer 18 has a region 1102 adjacent to the light receiving region 19. The region 1102 includes partly the first conductive semiconductor cap layer 16 and the first conductive semiconductor contact layer 17. These regions 1001 and 1002 are selectively changed into a second conductive type in a treatment step.

LEGAL STATUS

[Date of request for examination]

22.01.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2885164

[Date of registration]

12.02.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-199753

(43)公開日 平成9年(1997)7月31日

(51) Int.Cl.^a

識別記号

庁内整理番号

FΙ

技術表示箇所

. HO1L 31/107

H01L 31/10

В

審査請求 有 請求項の数3 OL (全 6 頁)

(21)出願番号

特願平8-8451

(22)出願日

平成8年(1996)1月22日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 渡邊 功

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 若林 忠

(54) 【発明の名称】 超格子アパランシェフォトダイオード

(57)【要約】

【課題】 高信頼性で、低暗電流、高速応答、高感度の プレーナ型超格子APDを実現する。

【解決手段】 第1導電型半導体基板11に、第1導電 型半導体バッファ層12、ノンドープ半導体超格子増倍 層13、第2導電型半導体電界緩和層14、第2導電型 半導体光吸収層15、第1導電型半導体キャップ層1 6、第1導電型半導体コンタクト層17を順次積層した 光吸収倍増分離型の超格子アバランシェフォトダイオー ドの受光領域の19外周領域で、第2導電型半導体電界 緩和層14と第2導電型光吸収層15の2層を選択的に 第1導電型化もしくは高抵抗化した領域18を有し、か つ、第1導電型半導体キャップ層16と第1導電型半導 体コンタクト層17の受光領域19で限定された領域1 101と、選択的第1導電型化もしくは高抵抗化した光 吸収層18で受光領域19と接する領域の、キャップ層 16と、コンタクト層17を含む領域1102とが選択 的に第2導電型化されている。



- 第1導電型半導体キャップ層 第1章電型半幕(本コタクト周
- 選択的に第1導電型化、もしくは高抵抗化した領域
- 受光钢域
- 110 歴択的に第2導電化した領域
- 111 パッシベーション膜
- 112 P電板 113 n電板 114 ARコート

1

【特許請求の範囲】

【請求項1】 第1導電型半導体基板に、第1導電型半導体バッファ層、ノンドープ超格子増倍層、第2導電型半導体電界緩和層、第2導電型半導体光吸収層、第1導電型半導体キャップ層、第1導電型半導体コンタクト層を順次積層した光吸収増倍分離型の超格子アバランシェフォトダイオードにおいて、

受光領域の外周領域で、前記第2導電型半導体電界緩和層と前記第2導電型光吸収層の2層もしくは前記第2導電型光吸収層の1層を選択的に第1導電型化もしくは高 10抵抗化し、かつ、前記第1導電型半導体キャップ層および前記第1導電型半導体コンタクト層の、前記受光領域で限定された領域と、前記の選択的に第1導電型化あるいは高抵抗化された光吸収層で前記受光領域と接する領域の、前記第1導電型半導体キャップ層および前記第1導電型半導体コンタクト層を含む領域とを選択的に第2導電型化した構造を有することを特徴とする超格子アバランシェフォトダイオード。

【請求項2】 選択的第1導電型化もしくは高抵抗化領域の形成のために、Ti, Fe, Co, Oのイオン注入 20とそれに引き続いて熱アニールを用いて形成された請求項1記載の超格子アバランシェフォトダイオード。

【請求項3】 選択的第1導電型化もしくは高抵抗化領域の形成のために、H, He, Bのイオン注入を用いて形成された請求項1記載の超格子アバランシェフォトダイオード。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高速光通信用の高 信頼特性を有するプレーナ型の超格子アバランシェフォ 30 トダイオード(APD)の構造に関する。

[0002]

【従来の技術】次世代の高速、高感度な光通信システム 用受光素子として、図4に示すような超格子アバランシェフォトダイオードが報告されている(アプライド フィジックス レターズ。Appl. Phys. Lett., 1895~18 97ページ、57巻、1990年)。この素子では増倍層として用いるInGaAs/InAIAs超格子のイオン化率比増大効果で高利得帯域幅積(GB積)、低雑音化がなされている。

【0003】図4において、41はn⁺型InP基板、42はn⁺型InPバッファ層、43はノンドープInGaAs/InAlAs超格子増倍層、44はp型InP電界緩和層、45はp⁻型InGaAs光吸収層、46はp⁺型InPキャップ層、47はp⁺型InGaAsコンタクト層、48は表面パッシベーション膜、49はp電極、410はn電極である。

[0004]

【発明が解決しようとする課題】しかし、この従来例で は、元ウェハにおいて高濃度p、あるいはn型キャップ 代表される従来の超格子APDはメサ型構造であり、メ 50 層が全面につながっている層構造である場合、低暗電流

サ端面の表面パッシベーション膜48としてSiNもしくはポリイミドが用いられているが、このような構造では、素子雑音を支配する暗電流(主に表面リーク暗電流)が経時的に増大するため、素子寿命が短いという欠点を有している。

【0005】一方、GB積は超格子APDよりも小さいものの、すでに高信頼特性が確認されているプレーナ型3元APO (ジャーナル オブ ライトウェイブ テクノロジー。Journal of Lightwave Technology, 1643~1655ページ、6巻、1988年)の素子構造を図5に示す。図5において、51はn・型InP基板、52はn型InPバッファ層、53はノンドープInGaAs光吸収層、54はn型InGaAsP中間組成層、55はn型InP増倍層、56はp・型InPキャップ層、57はp・型ガードリング部である。

【0006】この構造ではpn接合のp型領域は、主接合部56は急峻なプロファイルの得られるZn拡散で、また、ガードリング部57はグレーデッドな(濃度が徐々に変化している)プロファイルの得られるBeイオン注入により形成されている。しかし、同様の構造を電子を倍増するIn(Al)GaAs/InAlAs超格子もしくはInGaAs(P)/InAlAs超格子を用いる超格子APDで実現するには、n型領域を形成しなければならないが、現在の拡散、イオン注入技術では、InPやInAlAs等の半導体材料に所望のプロファイルを深さ精度良く形成することができないという問題点がある。

【0007】また、別のプレーナ型素子を実現するもの として小川らが提案する構造(特開昭61-19967 5)を図6に示す。図6において、61はn^{*}型InP 基板、62はn⁻型InGaAs光吸収層、63はp⁺ 型InGaAs、64は高抵抗領域、65は絶縁膜、6 6はp電極、67はn電極、68は受光領域である。 【0008】この構造では、プロトン等の軽質量イオン 打ち込みにより形成した高抵抗領域64がpn接合端面 を埋め込んでいるが、一般にプロトンのイオン注入によ る高抵抗化は、イオン注入ダメージにより半導体中に欠 陥が導入され、これが深い準位(禁制帯の中央付近に形 成される不純物準位)を形成して、キャリアを補償して 40 高抵抗化するというメカニズムをもつ。特に、この従来 例では受光領域68外の高濃度p型領域を高抵抗化して いるが、このような高濃度ρ領域を高抵抗化するには、 高ドーズのイオン打ち込みが必要となり、これにより高 濃度の欠陥が導入されるという欠点を有する。このため pin構造に逆方向電界を印加する受光素子の場合、こ の欠陥が暗電流の増大を招き実用上使用不可能なレベル に達する。すなわち、本従来例に記載の高抵抗形成手法 (プロトンに代表される軽質量元素のイオン注入)で は、元ウェハにおいて高濃度p、あるいはn型キャップ

3

の受光素子を形成することができない。

【0009】本発明の目的は、高信頼の新しいプレーナ型超格子APDを提供することである。

[0010]

【課題を解決するための手段】本発明の超格子アバラン シェフォトダイオードは、第1導電型半導体基板に、第 1 導電型半導体バッファ層、ノンドープ超格子増倍層、 第2導電型半導体電界緩和層、第2導電型半導体光吸収 層、第1導電型半導体キャップ層、第1導電型半導体コ ンタクト層を順次積層した光吸収増倍分離型の超格子ア 10 バランシェフォトダイオードの受光領域の外周領域で、 第2導電型半導体電界緩和層と該第2導電型光吸収層の 2層もしくは第2導電型光吸収層の1層を選択的に第1 導電型化もしくは高抵抗化し、かつ、前記第1導電型半 導体キャップ層および第1導電型半導体コンタクト層 の、受光領域で限定された領域と、選択的に第1導電型 化した光吸収層で受光領域と接する領域の、第1導電型 半導体キャップ層および第1導電型半導体コンタクト層 を含む領域とを選択的に第2導電型化した構造を有する ことを特徴とする。

【0011】上記超格子アバランシェフォトダイオードは、選択的第1導電型化もしくは高抵抗化領域を、Ti, Fe, Co, Oのイオン注入とそれに引き続く熱アニールを用いて形成されている。

【0012】または、上記超格子アバランシェフォトダイオードは、選択的第1導電型化もしくは高抵抗化領域を、H, He, Bのイオン注入によって形成されている。

[0013]

【発明の実施の形態】図1は本発明の超格子アバランシ 30 ェフォトダイオードの素子構造を示す図、図2は本発明 と従来例の電界分布を説明する図である。

【0014】図1に示すように、本発明の超格子アバラ ンシェフォトダイオードは、第1導電型半導体基板11 に、第1導電型半導体バッファ層12、ノンドープ半導 体超格子增倍層13、第2導電型半導体電界緩和層1 4、第2導電型半導体光吸収層15、第1導電型半導体 キャップ層16、第1導電型半導体コンタクト層17を 順次積層した光吸収倍増分離型の超格子アバランシェフ ォトダイオードであって、受光領域19の外周領域で、 第2導電型半導体電界緩和層14と第2導電型光吸収層 15の2層(第2導電型光吸収層15の1層でもよい) を選択的に第1導電型化もしくは高抵抗化した領域18 を有し、かつ、第1導電型半導体キャップ層16および 第1導電型半導体コンタクト層17の、受光領域19で 限定された領域1101と、前記の選択的第1導電型化 もしくは高抵抗化した光吸収層18で受光領域19と接 する領域の、第1導電型半導体キャップ層16および第 1導電型半導体コンタクト層17を含む領域1102と を選択的に第2導電型化した構造を有する。

T Lakno

【0015】このような本発明の構造では、図2(a)のように、選択的に第2導電型化した領域110が、選択的に第1導電型化あるいは高抵抗化した領域18の一部の上部を覆うような構造となっているため、電界緩和層14の受光領域19外周部では、電界分布21の曲率が大きくなっていることがわかる。このためエッジ部20での電界集中が抑制され、エッジ増倍(エッジ部20のみ強調された不均一増幅)が抑制されて均一な増倍分布が得られる。さらに、選択的に第1導電型化あるいは高抵抗化した領域18を形成する手段としてTi,Fe,Co,Oのイオン注入とそれに引き続いて熱アニールを用いるため、軽質量イオン注入で形成される欠陥が生成されないので、素子の暗電流が小さいという利点を有する。

【0016】また、別の例として、元ウェハにおいて高 濃度pあるいはn型キャップ層が全面につながっていな い層構造であるため、選択的高抵抗化領域18を形成す る手段としてH, He, B等の軽質量イオン注入を用い ても、これにより形成される欠陥が少量でも高抵抗化が 20 生じるので、素子の暗電流が小さいという利点を有す る.

【0017】これに対して、図2(b)で示される従来例では、選択的第2導電型領域110′が、選択的高抵抗化領域18の一部の上部を覆わない構造となっているため、増倍層13の受光領域外周部では、電界分布21の曲率が小さくなっていることがわかる。このためエッジ部20での電界集中が発生し、エッジ増倍が発生して均一な増倍分布が得られない。さらに、元ウェハにおいて高濃度p、あるいはn型キャップ層が全面につながっている層構造であるため、選択的高抵抗化領域18を形成する手段として高ドーズの軽質量イオン注入を用いているので、非常に多くの欠陥が生成され、素子の暗電流が大きいという欠点を有する。

[0018]

【実施例】次に、本発明の実施例について図3により説明する。

【0019】n⁺ - InP基板上のInAlGaAs/ InAlAs超格子APDの場合の実施例について説明 する。

40 【0020】まず、n⁺ - I n p 基板上11に、n型I n Pバッファ層12を0.2μm、ノンドープI n A l GaAs / I n A l A s 超格子倍増層13を0.23μm、p⁺ 型 I n P電界緩和層14を30~100 n m、p⁻ 型 I n GaAs 光吸収層15を1μm、n⁻ 型 I n Pキャップ層16を0.5μm、n⁻ 型 I n GaAs コンタクト層17を0.1μm、順次ガスソースMBE法で積層する(図3(a))。次に、受光領域19の外周領域で、前述のp⁺ 型 I n P電界緩和層14とp⁻ I n GaAs 光吸収層15、およびn⁻ I n P キャップ層1506、n⁻ 型 I n GaAs コンタクト層17に選択的にT

iイオンを注入し、引き続いてアニールを600~70 0℃で施し高抵抗化領域18を形成する(図3

(b))。次に、受光領域19のn⁻型InPキャップ 層16とn⁻型InGaAsコンタクト層17を含む領 域1101と、前述の選択的に高抵抗化した光吸収層1 8で受光領域19と接する領域の上部の、InPキャッ プ層16とInGaAsコンタクト層17を含む領域1 102を、選択的に2nの熱拡散によりp⁺型化した領 域110を形成する(図3(c))。最後に、パッシベ ーション膜111、p電極112、n電極113、AR 10 コート114を形成する。

【0021】以上のプロセスにより本発明の実施例のプ レーナ型超格子アバランシェフォトダイオードが製作で きる。

【0022】本素子では、増倍暗電流が20~100 n Aの低暗電流で高速な(GB積120GHz)特性が確 認され、さらには、暗電流の経時的安定性も、例えば1 50℃のエージングで1000時間経過後も暗電流の増 加が全くない高信頼な特性が確認された。

【0023】なお、イオン注入する元素を他のFe,C 20 o, O等にした場合も基本的プロセスは同様である。

【0024】次に、n+ - InP基板上のInAlGa As/InAIAs超格子APDの場合の実施例につい て説明する。

【0025】まず、n+-InP基板上11に、n型I nPバッファ層12を0.2μm、ノンドープInAl GaAs/InAlAs超格子増倍層13を0.23μ m、p⁺型InP電界緩和層14を30~100nm、 p⁻型InGaAs光吸収層15を1μm、n⁻型In Pキャップ層16を0.5μm、n-型InGaAsコ 30 21 ンタクト層17を0.1μm、順次ガスソースMBE法 で積層する。次に、受光領域19となる領域の、n-型 InPキャップ層16とn-型InGaAsコンタクト 層17を含む領域を、選択的にZnの熱拡散によりp* 型化した領域110を形成する。次に、受光領域19の 外周域でp[†]型化InPキャップ層とp[†]型化InGa Asコンタクト層と重なる部分を持ちながら、InPキ ャップ層とInGaAsコンタクト層およびp+型In P電界緩和層14に選択的にHeイオンを注入し高抵抗 化領域18を形成する。最後に、パッシベーション膜1 40 増倍層 11、p電極112、n電極113、ARコート114 を形成する。

【0026】以上のプロセスにより本発明の実施例のプ レーナ型超格子アバランシェフォトダイオードが製作で きる。

【0027】本素子では、増倍暗電流が20~100n Aの低暗電流で高速な(GB積120GHz)特性が確 認され、さらには、暗電流の経時的安定性も、例えば1 50℃のエージングで1000時間経過後も暗電流の増 加が全くない高信頼な特性が確認された。

【0028】なお、イオン注入する元素を他のH, B等 にした場合も基本的プロセスは同様である。

[0029]

【発明の効果】以上説明したように、本発明により、高 信頼性で、低暗電流、高速応答のプレーナ型超格子AP Dが製作でき、2.5~10Gb/sの高信頼な幹線系 光通信システム用受光素子が実現できる。

【図面の簡単な説明】

【図1】本発明の超格子アバランシェフォトダイオード の素子構造を示す図である。

【図2】本発明と従来例との電界分布を説明する図であ

【図3】本発明の第1の実施例の製作工程を示す図であ る。


【図4】従来例の素子構造を示す図である。


【図5】他の従来例の素子構造を示す図である。

【図6】さらに他の従来例の素子構造を示す図である。 【符号の説明】

- 第1導電型半導体基板 11
- 12 第1導電型半導体バッファ層
 - 13 ノンドープ半導体超格子増倍層
 - 14 第2導電型半導体電界緩和層
 - 15 第2導電型半導体光吸収層
 - 第1導電型半導体キャップ層 16
 - 17 第1導電型半導体コンタクト層
 - 18 選択的に第1導電型化もしくは高抵抗化した領 域
 - 19 受光領域
 - 20 エッジ部
- 電界分布
- $110, 110_1, 110_2$ 選択的に第2導電型化し た領域
- 111 パッシベーション膜
- 112 p電極
- 113 n電極
- 114 ARコート
- 41 n⁺型InP基板
- 42 n+型InPバッファ層
- ノンドープInGaAs/InAlAs超格子 43

- 44 p型InP電界緩和層
- 45 p⁻型InGaAs光吸収層
- 46 p⁺型InPキャップ層
- 47 p⁺型InGaAsコンタクト層
- 48 表面パッシベーション膜
- 49 p電極
- 410 n電極
- 51 n⁺型InP基板
- 52 n型InPバッファ層
- 50 53 ノンドープInGaAs光吸収層





- ノソドープ半導体超絡子増倍層 13
- 第2萬電型平導体電界積和層
- 15 第2專電型半導体光吸収層
- 16 第1等電型半導体キャップ層 17 第1等電型半導体コタクト層
- 18 選択的に第1導電型化、もしくは高抵抗化した領域
- 19 受光锅城
- 110 選択的に第2導像化した領域 111 パッシベーション膜

- 112 P電板 113 n電板 114 ARJ-ト

